寄存器1．定义2．电路举例 3．逻辑功能分析7.4.2 移位寄存器一、单向移位寄存器㈠ 由4个维持阻塞D触发器组成4位右移位寄存器。1．逻辑电路： 2．工作原理3．右移位寄存器的状态表㈡ 4位左移位寄存器。二、双向移位寄存器4位双向移位寄存器CT74LS1941．逻辑功能示意图2．功能表3．主要功能分析7.4.3 移位寄存器的应用一、环形计数器逻辑电路、工作原理 1．写方程式2．状态转换真值表3．逻辑功能4．工作波形（在有效状态时）。5．优缺点：二、扭环计数器同环形计数器的分析过程7.4.4 顺序脉冲发生器一、基本概念二、由环形计数器实现三、由双向移位寄存器CT74LS194构成㈠ 顺序正脉冲㈡ 顺序负脉冲四、还可以用计数器+译码器实现
现代教学方法与手段：DLCCAI或EWB演示移位寄存器和顺序脉冲发生器的逻辑功能
7.4 寄存器和移位寄存器寄存器：存放数码、运算结果或指令的电路。移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。一个触发器可存储一位二进制代码。n位二进制代码寄存器需n个触发器。寄存器应用举例：1 运算中存贮数码、运算结果。2 计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。课堂讨论：寄存器与存储器有何区别?寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。（类似于宾馆的贵重物品寄存、超级市场的存包处。）存储器存放大量的数据，因此最重要的要求是存储容量。（类似于仓库）7.4.1 寄存器1．定义寄存器：用以存放二进代码的电路。2．电路举例 由维持阻塞D触发器组成的4位数码寄存器。
3．逻辑功能分析： 7.4.2 移位寄存器具有存放数码和使数码逐位右移或左移的电路称作移位寄存器，又称移存器。课堂讨论：二进制的乘除法如何实现?(利用了移位寄存器)移位寄存器又分为单向移位寄存器和双向移位寄存器。
一、单向移位寄存器㈠ 由4个维持阻塞D触发器组成4位右移位寄存器。
1．逻辑电路： 4个D触发器共用一个时钟脉冲信号，因此为同步时序逻辑电路。数码由最左边的FF0的DI端串行输入。
2．工作原理每一个触发器的输出→其右边触发器的输入，则对应每一个CP上升沿，数据右移一位。
3．右移位寄存器的状态表
并行输出方式：数码由Q3、Q2、Q1、Q0取出
串行输出方式：数码从Q3取出，但需要输入4（触发器的个数）+4（数码位数）个移位脉冲才能从4位寄存器中取出存放的4位数码1011。
㈡ 4位左移位寄存器。数码由最右边的FF3的 端串行输入。每一个触发器的输出→其左边触发器的输入，则对应每一个CP上升沿，数据左移一位。
二、双向移位寄存器
3．主要功能分析。（根据功能表分析，不写板书）
7.4.3 移位寄存器的应用一、环形计数器
为同步时序逻辑电路。
下面分析它的工作原理。（巩固已经学过的同步电路的分析方法。可简单讲分析过程，重点讲明逻辑功能和工作波形。）1．写方程式
2．状态转换真值表
3．逻辑功能① 4位环形计数器只有4个有效工作状态，即只能计4个数。② 状态利用率很低：由4个触发器组成的二进制计数器有16个不同的状态。因此，有12个无效状态。 ③ 能够自启动：如由于某种原因而进入无效状态时，只要继续输入计数脉冲CP，电路就会自动返回有效状态工作。4．工作波形（在有效状态时）。Q0、Q1、Q2、Q3输出的波形为一组顺序脉冲（依次出现正脉冲），因此，环形计数器也是一个顺序脉冲发生器。（本节稍后将会讲到）
5．优缺点：优点：电路简单。缺点：电路状态利用率低，计n个数，需n个触发器，很不经济。
自启动扭环计数器，为同步时序逻辑电路。
下面分析它的工作原理。（巩固已经学过的同步电路的分析方法。可简单讲分析过程，重点讲明逻辑功能、工作波形。）1．写方程式
2．状态转换真值表
3．逻辑功能① 4位扭环计数器只有8个有效工作状态，即能计8个数。② 状态利用率较低：由4个触发器组成的二进制计数器有16个不同的状态。因此，有8个无效状态。 ③ 能够自启动：如由于某种原因而进入无效状态时，只要继续输入计数脉冲CP，电路就会自动返回有效状态工作。4．工作波形（在有效状态时）。5．优缺点：优点：每次状态变化只有一个触发器翻转，不存在竞争冒险现象，电路比较简单。缺点：电路状态利用率不高。
7.4.4 顺序脉冲发生器一、基本概念顺序脉冲：指在每个循环周期内，在时间上按一定先后顺序排列的脉冲信号。顺序脉冲发生器：产生顺序脉冲信号的电路。应用：在数字系统中，常用以控制某些设备按照事先规定的顺序进行运算或操作。复习（提问）：总线传输时多个三态门的EN取值有何要求(顺序脉冲)二、由环形计数器实现（需几个顺序脉冲，就用几位环形计数器）三、由双向移位寄存器CT74LS194构成（以下电路只是提供一种方案，灵活使用CT74LS194，实际上还可以有更多方案。）㈠ 顺序正脉冲
图7.4.6（a）所示。令＝1、D0D1D2D3＝0001、Q0＝DSL 1．先并行置数令M1M0＝11，加CP有效↑，Q0Q1Q2Q3＝D0D1D2D3＝00012．再不断左移再令M1M0＝10 ，加CP有效↑电路开始左移操作，由Q3～Q0端依次输出顺序脉冲。3．得到顺序正脉冲顺序脉冲的宽度为CP的一个周期。它实际上也是一个环形计数器。㈡ 顺序负脉冲图7.4.7（b）所示。令＝1、D0D1D2D3＝0111、M0＝1、Q3＝DSR 1．先并行置数加启动负脉冲时→M1=1→M1M0＝11，加CP有效↑Q0Q1Q2Q3＝D0D1D2D3＝0111启动脉冲结束后为高电平。2．再不断左移由于Q0＝0→G1输出1→G2输出0→M1＝0即M1M0＝01，加CP有效↑电路开始右移操作，由Q0～Q3依次输出低电平顺序脉冲。3．得到顺序负脉冲
四、还可以用计数器+译码器实现（提示出来，供学生思考）
现代教学方法与手段：DLCCAI或EWB演示移位寄存器和顺序脉冲发生器的逻辑功能
