一、认识信号源
用来产生各种测试信号的仪器称为信号发生器或简称信号源。它可作为各种仿真信号或激励信号广泛用于各类整机、系统及部件、元器件的测试中。例如，用信号源产生某种调制信号输入给接收机，用来测试接收机性能;我们到客户演示力科示波器的时候，也常带上一些信号源，比如用力科的任意波形发生器ArbStudio产生一些特殊的信号，方便演示示波器的各种功能。
信号源的种类很多，就产生信号的特征而言，有正弦信号发生器，函数发生器，任意波形发生器等。正弦信号对线性系统频域分析的重要意义，使得正弦信号发生器被广泛使用。用户对这类信号源的要求通常是频率范围宽、频率准确度和稳定度高、频谱纯度高、相位噪声低。例如通信系统测试中需要的正弦信号发生器，一般要求频率能够延伸到射频段、具备各种调制功能。正弦信号发生器的实现原理一般都是锁相技术和频率合成技术。
函数发生器是能够产生诸如正弦波，方波，三角波的信号源。一个传统函数发生器，用恒流源对电容充电、放电，电容两端的电压就是三角波。如果三角波送到一个比较器，就能产生方波。三角波通过波形整形电路还能够产生正弦波。通过改变电流和电容的大小，就能调节信号频率。这种信号源一般能输出的频率不高、频率准确度和稳定度低。随着数字技术的发展。函数发生器的实现也逐渐从模拟向数字演变。比如利用后文将要介绍的DDS技术来产生信号，这也使得函数发生器渐渐融合到任意波形发生器。
正弦信号发生器和函数发生器都只能产生规则的信号。而产生不规则的信号需要借助于任意波形发生器(AWG, Arbitrary Waveform Generator)。AWG的基本设计思想是：把所需重现的信号波形截取一个周期进行均匀采样，保存在存储器中。把存储器中的波形数据按顺序读出，经DAC转换后，再滤波，获得所需要的波形。AWG和数字存储示波器在原理上可以认为是一个互逆的过程。数字存储示波器把模拟波形通过ADC数字化，AWG把数字化的波形数据通过DAC转换为模拟波形。这两类仪器都受Nyquist定律约束，能够测量/输出的最高频率分量不超过ADC/DAC采样率的一半。可以使用力科示波器采集一段波形，并保存为文件。把波形文件导入到力科任意波形发生器ArbStudio，就可以还原模拟波形。实际应用中，AWG所用到的波形数据不全是真正采样获得的，通常用软件辅助产生。
二、AWG原理
按具体实现原理，AWG又可分为DDS-based和True Arb两类。
1. DDS-based AWG
DDS,即Direct Digital Synthesis直接数字合成，一种频率合成的方法。前文也提到正弦信号发生器一般使用了频率合成技术。那么什么是频率合成?
信号源都需要使用振荡器，一般振荡器的输出频率范围有限，并且在宽的频率范围内难以获得高稳定度。那么就需要从频率单一但准确度和稳定度高的振荡源(比如晶体振荡器)派生出各种需要的频率。这种从一种频率派生出多种频率信号的方法就是频率合成。比如一个振荡器输出的单一频率信号，可利用倍频、分频、混频技术实现频率的加、减、乘、除运算，合成一系列频率的信号，这些频率都和振荡器频率(称基准频率)相参，这种方法称为直接模拟合成(Direct Analog Synthesis)。此外还有基于PLL的间接频率合成。
DDS是另外一种重要的频率合成技术。先来看如何用DDS技术产生正弦信号。我们知道，正弦波的频率可表示为f=ω/2π=Δθ/(2πΔt)。Δθ是正弦信号经过一段时间Δt之后的相位增量。在同样的时间Δt内，相位增量越大，角速率就越高，振荡频率就越高。DDS正是基于这种频率和角速率的关系来合成想要的频率。请看下面的DDS原理框图:
相位累加器用来产生表示相位的序列，它以基准时钟fs为节拍，以K为累加值，产生线性增长的相位序列。例如相位累加器初始值表示的相位是0，K对应的累加值为π/10，那么累加器在基准时钟的激励下依次产生表示0, π/10, 2π/10, 3π/10……18 π/10,19 π/10, 2π, 0, π/10,…等相位的序列。
表示相位的序列用做一个正弦波查找表的地址，该查找表实现相位到幅度的转换，输出相位所对应的正弦波幅度值，这个时候幅度还是数字序列，经过DAC和低通滤波器后输出平滑的正弦波。基准时钟同时也是查找表的输出时钟和DAC的采样时钟。
K就是相位增量Δθ，基准时钟周期1/fs就是时间增量Δt，即f=Δθ/(2πΔt)=K*fs/2π也就是说，输出信号于基准时钟fs相参，频率受相位增量K控制。例如相位增量是π/10时，20个基准时钟周期就能输出一个周期的正弦信号，即频率为fs/20;如果相位增量增加到π/5时，能在更短的时间完成一个周期的扫描，频率因此提高，即fs/10。
推广到任意波的情况，查找表中如果保存的是任意一段波形的量化数据，那么输出的信号将是以该波形为一个周期的重复信号。重复频率同样受相位增量控制。
从DDS原理可以看出，在基准时钟不变的情况下，如果改变输出频率，存储器中的数据点并不都能输出。输出频率越高，需要的相位增量越大，跳过的数据点越多。这可能会影响信号保真度。
比如基准时钟为100MHz，存储器的容量为100pts,保存了欲输出信号一个周期的采样点数据。
如果需要输出频率为1MHz，在每个采样时钟节拍下，依次输出所有采样点即可满足要求。
如果需要输出频率为2MHz，相位增量就必须增加1倍，也就是每个采样时钟节拍需要跳过1个采样点。
如果反映信号瞬变的数据点恰好在被跳过的采样点里，输出信号保真度就会受损。见下图示意：
如果需要输出频率为300kHz，和基准时钟不是整数倍关系。那么不仅有些数据点会被跳过，而且此周期输出的数据点和下一个周期输出的数据点不相同，见下图示意。输出信号可能有相位截断和频率泄漏
