优越电源管理与错误处理能力有效提升了PCIe 在各种应用中称职胜任存储、网络、主干及I/O 互连技术的可靠表现
作者：Diodes 公司营销协理Jen Lee
应用广泛的连接功能
(相关资料图)
服务器、储存装置及网络市场目前经常使用 PCI Express® (PCIe®) 互连各种装置，工业自动化、物联网、消费性装置及车用电子产品的主干和 I/O 产品应用项目也纷纷正视其优点，扩大采用 PCIe。为了满足相关领域的用户期望与生态设计要求，PCI 特殊课题小组 (PCI-SIG) 在延续多重世代的规范里先后引进了各种省电创新项目，以及提高可靠性、可用性、可维护性 (RAS) 的各式功能。
今日的 PCIe 3.0 切换器支持每个通道最高 8GT/s 的数据传输速度，结合大带宽及最新的电源管理和 RAS 功能，满足行动与嵌入式产品应用项目的需求。
耗电量再降低
由于有更多的携带式装置、行动装置及物联网产品应用项目寻求善用 PCIe 属性，装置使用期间与待机状态时的互连功耗自然成为日益关键的焦点。PCIe 的可扩充能力，容许设计人员配合产品应用项目，自定义使用中模式的接口带宽与功耗。Diodes Incorporated 了提供包括 PI7C9X3G606GP、PI7C9X3G808GP 和 PI7C9X3G816GP 在内的 PCIe 3.0 切换器系列，这些产品分别提供 6、8 和 16 个 PCIe 3.0 连接通道。
从 PCIe 3.0 这一代开始，即是由链路训练状态机 (LTSSM) 订定各种链路状态，这么一来就能确保装置使用期间才会耗电，而在不使用之际，耗电量大幅节约，系统效能也不受影响。
L0 是链路正常运作时的电源状态。假如没有传输数据，链路即进入 L1 状态，此时会关闭部分 PCIe 收发器逻辑。此外，只在单一方向传输数据的情况下，还有 L0s 这个状态，专供链路上的两个装置独立关闭发射器，从而满足更细致的需求。
考虑到物理层里还有模拟电路，闲置之际每个通道还会消耗几毫瓦，另行定义的另一个 L1 子状态可供关闭模拟组件，确保最大化的节电效果。在 L1.1 的子状态下，收发器 PLL 将会关闭，而 L1.2 子状态则是关闭共模电压保持器，进一步降低功率。为了实现 L1.1 与 L1.2 的低功耗状态，恢复延迟将会略为延长。表 1 说明了 L1 和 L1.1/L1.2 子状态的特性及效能。
表1. 比较L1 及L1 子状态的节电表现与效能。(数据源：https://www.synopsys.com/designware-ip/technical-bulletin/reduce-power-consumption.html)
为了达到这样的效果，并且确保链路在需要之际进入最合适的低功耗状态以恢复运行，延迟容限报告 (LTR) 可供主机判断在从任何特定装置中断服务前的最长等待时间。至于缓冲区清空/填满优化 (OBFF) 功能，则允许主机将系统状态信息发送予装置，这样就能关闭主机处理器和内存子系统，维持更长的低功耗状态，成就最大化的省电表现。
还有其他低功耗状态可供选用，像是完全关闭收发器的 L2 与关闭收发器及移除电源的 L3，相关状态设定有助于在装置闲置期间，确保 PCIe 互连电路的功耗降至最低。这对于物联网产品应用及笔记本电脑、平板计算机等设备来说尤为重要，有效避免了装置闲置期间的电池意外耗尽。
Diodes 的 PCIe 切换器 PI7C9X3G606GP、PI7C9X3G808GP 和 PI7C9X3G816GP 支持了前述的低功耗链路状态与子状态，还能关闭任何空的热插入埠，直到需要使用它们再行开启。凭借启动和连续运行的电源管理方案，它们在所有模式下的功耗都极低。在满载和 80°C 接面温度下，PI7C9X3G808GP 的功耗仅为 2.9W。相关装置的工业温度范围为：-40°C 至 85°C。
新推出的切换器产品还特别内建了 PCIe 3.0 时钟缓冲器，协助设计人员最佳调整产品应用项目的功能和效能。缓冲器支持各种 PCIe 3.0 参考频率架构，包括通用、独立参考无扩频 (SRNS) 和独立参考扩频 (SRIS)。
在PCIe 中针对RAS 进行寻址
特定物联网装置与机器人当中，具备关键任务性质或高度重视安全的产品应用项目，极为讲求高度可靠性、可用性与可维修性。此时必须备妥合适机制，确保接口能在不断变动的内部或外部条件下正常运作，且在数据出错过后也能恢复，重新正常运行。
在由 PCIe 规范的各种基本及选用功能里，涵盖了确保端到端数据完整性的基本要求。其中包括用于侦测错误的 32 位逐个链路循环冗余代码 (LCRC)，以及允许请求重放的确认机制 (ACK/NACK)。确认逾时证实链路伙伴正常运作，就可以在未接收情况下重新训练链路。另有用于侦测端到端数据完整性的交易层 32 位 CRC (ECRC)。此外，针对潜在逾时的失效安全机制，可供确保链路伙伴返回到已知状态，并且重新初始化 LTSSM。
若有需要则可选用先进错误报告 (AER) 这项 PCIe 功能，从而扩大错误讯号和记录范围。错误寄存器显示 PCIe 装置功能上每个错误的状态、指出错误的严重性和来源，且能评估可改善及不可改善的错误，从而确保系统顺利侦测故障，并进入安全状态。
Diodes 的 PI7C9X3G606GP、PI7C9X3G808GP 及 PI7C9X3G816GP 除了支持各种数据完整性功能，同时也支持 PCIe 规范中的规定，据以处理突然热拔除相连装置的情况。移除装置之际，请求逾时的正常响应较慢，可能造成数据错误及任务中断；侦测到移除装置之际，只要能快速加以响应，即足以避免意外热拔除造成的各种错误。
切换器同时支持选用 PCIe 的下游埠遏制 (DPC) 功能，专门处理无法改善的错误。具备 DPC 功能的端口，一旦侦测到无法改善的错误时，会自动禁用一个链路，藉由此举避免损坏数据扩散，同时兼顾装置的顺利移除。移除装置后，则会清除状态标志，此时就可以对新连接的装置重新训练链路。这些切换器同时对于上游/下游埠和序列/平行热插入类型，支持热插入。
其他功能则包括支持跨域端点 (CDEP) 模式，其中一个端口被配置为 CDEP，据此连接至另一台主机而非连接到端点。这样的设计提供了故障转移冗余，或是确保两个处理器之间，乃至于一个处理器与另一个配置为处理器模式的智能转接器之间，通讯的顺利进行。个别装置均具备四个物理直接内存访问 (DMA) 信道，提高了主机与端点之间交换数据的效率；此等物理信道可以共享，容许八对位置同时传输数据。
结论
PCIe 的普及正在从越数据中心、服务器及个人计算机领域扩展到更广泛的领域，包括工业、物联网和消费性装置市场等。在最新规范里增添更强大的功能，就能将功耗降至最低，同时提高 RAS。支持相关功能的 PCIe 切换器，可供系统设计人员在注重功耗及重要产品应用项目里，充分善用此种互连技术的速度优势与多功能特质。
